Best Available Copy

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-334120

(43)Date of publication of application: 17.12.1993

(51)Int.CI.

G06F 11/22

G06F 11/34

(21)Application number: 04-141356

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:

02.06.1992


(72)Inventor: HARADA TSUTOMU

(54) INFORMATION PROCESSOR

(57)Abstract:

PURPOSE: To eliminate the need for changing the constitution of a circuit in order to trace the operation of the circuit, to protect data immediately before the generation of defective operation which may be occasionally generated and has low reproducibility and to enable increasing the number of signals to be traced at the time of operation

CONSTITUTION: When abnormality relating to the operation of a central processing unit(CPU) 1 is generated, the state sampling operation of tracing memory 6 included in a data samplier 5 for always sampling the status of an address bus 2, a control bus 3 and a data bus 4 connected to the CPU 1 is stopped to protect respective states at the time of generating the abnormality. When the address bus 2 and the data bus 4 connected to the CPU 1 are turned to a specific state set up in an address register 9 or a data register 10, the state is detected by an address comprator 11 and a data comparator 12 and outputted to the outside as an address triger output 13 and a data trigger output 14 to start the operation analysis of the external.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-334120

(43)公開日 平成5年(1993)12月17日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	FΙ	技術表示箇所
G06F 11/28	310 A	9290-5B		
11/22	340 D	8323-5B		
11/34	С	9290-5B		

審査請求 未請求 請求項の数1(全 4 頁)


(21)出願番号	特願平4 -141356	(71)出願人	000006013 三菱電機株式会社	
(22) 出願日	平成4年(1992)6月2日	(72)発明者	東京都千代田区丸の内二丁目2番3号 原田 努 神奈川県鎌倉市上町屋325番地 三菱電機 株式会社コンピュータ製作所内	
		(74)代理人		

(54) 【発明の名称】 情報処理装置

(57)【要約】

【目的】 回路動作のトレースのためにその構成を変える必要性をなくし、時々しか発生しないような再現性の低い動作不良についてもその発生直前のデータを保全でき、また動作解析の際にトレースできる信号の数も増やすことを可能とする。

【構成】中央処理装置1の動作に関わる異常が発生した場合は中央処理装置1に接続されるアドレスパス2、制御バス3、データバス4の状態を常時サンプルするデータサンプラー5のトレースメモリ6における状態サンプル動作を停止して異常発生時点の各状態を保全し、中央処理装置1に接続されるアドレスパス2、データバス4がアドレスレジスタ9やデータレジスタ10に設定される特定の状態になった場合はアドレス比較器11およびデータ比較器12を通じてこれを検出し外部にアドレストリガ出力13、データトリガ出力14として出力することにより外部における動作解析を起動する。



1

【特許請求の範囲】

【請求項1】 中央処理手段の動作に関わる異常を検出 する異常検出手段と、前記中央処理手段に接続されるア ドレスパス、データバス、制御パスの少なくとも一個の 状態を常時サンプルし前記異常検出手段の異常検出出力 に基づいてサンプル動作を停止するデータサンプラー手 段と、前記中央処理手段の動作に関わる特定の状態を検 出して外部にトリガ信号として出力する状態判定手段 と、を備えることを特徴とする情報処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は情報処理装置に係り、 特にマイクロコンピュータを備える構成においてその開 発時のデバッグや障害発生時の解析を行なうに好適な情 報処理装置に関する。

[0002]

【従来の技術】図2は従来の情報処理装置の概略構成図 であり、特にデパッグや障害解析時の接続状態を例示す るものである。図において、23は情報処理装置本体、 21は通常は情報処理装置本体23の図示しないカード 20 スロットに装着される回路基板、22は回路基板21の 代わりに情報処理装置本体23の図示しないカードスロ ットに装着され、その端部のカードスロットに回路基板 21を装着するエクステンションカード基板、26は回 路基板21内の回路部分の論理動作をトレースするため のロジックステートアナライザ、25はプロープケープ ル27を介してロジックステートアナライザ26に接続 され複数個のプロープ24を備えるポッドである。ちな みに、プローブ24は回路基板21内の回路の各部に接 続される。

【0003】以上述べたような構成において、次にその 動作を説明する。

【0004】通常、回路基板21は情報処理装置本体2 3のカードスロットに装着され、情報処理装置としての 動作を行なうように設定されている。ところが、情報処 理装置の開発途中や運用中に、その動作に異常をきたし た場合等は例えば回路基板21上の回路の動作をロジッ クステートアナライザ26を用いてトレースすることに なる。ところが、回路基板21を情報処理装置本体23 に装着したままではプローブ24を接続できないので、 回路基板21と情報処理装置本体23のカードスロット の間にエクステンションカード基板22を介在させ、電 気的な接続状態を変えずに回路基板21を情報処理装置 本体23から引き出した状態とする。

【0005】このような状態でロジックステートアナラ イザ26からプロープケープル27ポッド25を通じて 導出されるプロープ24を回路基板21内のトレースし たいポイントに接続する。

【0006】次に、ロジックステートアナライザ26に おいてプロープ24を接続されるポイントのトレースの 50 トリガ条件を設定する。そして、情報処理装置本体23

を動作させプローブ24を接続したポイントの状態がト リガ条件に一致した時にその前後の信号の変化をトレー スデータとして捕らえ、記録または表示する。

【0007】ちなみに、一般的にロジックステートアナ ライザ26でトレースできるチャンネル数は16から3 2本である。

[8000]

【発明が解決しようとする課題】従来の情報処理装置は 10 以上のように構成されているので、デバッグまたは障害 解析のためにロジックステートアナライザ26により回 路基板21を含む情報処理装置本体23の動作をトレー スするには、プロープ24をトレース対象となる情報処 理装置本体23の回路基板21に取り付ける必要がある が、そのためには回路基板21をエクステンションカー ド基板22を用いて情報処理装置本体23内部から外部 に引き出すことが必要であり、手数を要するという問題 点がある。また、回路配置も実際の構成と異なってくる ので、回路実装に起因するタイミングやノイズに関わる 不具合については実回路と条件が異なり正確な動作のト レースができないという問題もある。さらに、プローブ 24を取り付けてから情報処理装置本体23の動作の不 具合の発生を待つ必要があり、再現性の低い不具合に関 してはその解析に非常に手間を要するという問題もあ る。加えて、プロープ24の数は16~32本程度しか 使えないので、アドレスパスやデータパスに接続すると その他のトレースすべき信号本数が大きく制限されてし まうという問題点もある。

【0009】これに対して、装置本体の内部にトレーサ や状態判別回路を設置して特定の目的を持って動作解析 を行なう情報処理装置は知られているが、汎用の障害解 析に適用できず、外部に接続されるロジックステートア ナライザによる詳細な動作解析の場合まで想定した構成 とはなっていなかった。

【0010】この発明は上記のような問題点を解消する ためになされたもので、回路動作のトレースのためにそ の構成を変える必要性をなくし、時々しか発生しないよ うな再現性の低い動作不良についてもその発生直前のデ ータを保全でき、またトレースできる信号の数も増やす ことが可能な情報処理装置を提供することを目的とす る。

[0011]

30

【課題を解決するための手段】上記目的を達成するため に、この発明は、中央処理手段の動作に関わる異常を検 出する異常検出手段と、中央処理手段に接続されるアド レスパス、データパス、制御パスの少なくとも一個の状 態を常時サンプルし異常検出手段の異常検出出力に基づ いてサンプル動作を停止するデータサンプラー手段と、 中央処理手段に接続されるアドレスパス、データパス、 制御パスの少なくとも一個における特定の状態を検出し 3

て外部にトリガ信号として出力する状態判定手段と、を 備える情報処理装置を提供するものである。

[0012]

【作用】上記手段において、この発明の情報処理装置は、異常検出手段により中央処理手段の動作に関わる異常を検出した場合は、中央処理手段に接続されるアドレスバス、データバス、制御バスの少なくとも一個の状態を常時サンプルするデータサンプラー手段におけるサンプル動作を停止して異常発生時点の状態を保全し、一方、中央処理手段に接続されるアドレスバス、データバス、制御バスの少なくとも一個の動作に関わる特定の状態が発生した場合は状態判定手段においてこれを検出して外部にトリガ信号として出力することにより外部における動作解析を起動する。

[0013]

【実施例】以下、図面を参照しながら本発明の実施例を 説明する。

【0014】図1はこの発明の一実施例に係る情報処理 装置のプロック図である。図において、1は中央処理装 置、2は中央処理装置1から導出されるアドレスパス、 3は中央処理装置1から導出される制御パス、4は中央 処理装置1から導出されるデータパス、5はアドレスパ ス2、制御パス3、データパス4の各パス上のデータを サンプルしてトレースメモリ6に蓄えるデータサンプラ ー、8はシリアルデータ通信線7を通じてデータサンプ ラー5から送られてくるトレースメモリ6の情報をモニ タするデータ端末装置、9はトレースしたいアドレスポ イントを指定するためのアドレスレジスタ、10はトレ ースしたいデータポイントを指定するためのデータレジ スタ、11はアドレスバス2のアドレスとアドレスレジ 30 スタ9に設定されるアドレスを比較して両者が一致した 時にアドレストリガ出力13を出力するアドレス比較 器、12はデータパス4のデータとデータレジスタ10 に設定されるデータを比較して両者が一致した時にデー タトリガ出力14を出力するデータ比較器である。

【0015】以上述べたような構成において、次にその動作を説明する。

【0016】データサンプラー5は中央処理装置1に接続されているアドレスバス2、制御バス3、データバス4の状態を常時サンプルしてトレースメモリ6に格納して行く。サンプルデータの大きさがトレースメモリ6の大きさを超えた場合は順次古いデータの上に新しいデータが上書きされる。中央処理装置1の異常が検出されるとデータサンプラー5はサンプルを停止する。

【0017】ちなみに、異常の検出は図示しない異常検出手段、例えばウオッチドッグタイマーにより行なわれる。これは、予めウオッチドッグタイマーに対して一定時間内毎にアクセスするように中央処理装置1にボウログラムしておき、中央処理装置1が一定時間内毎にウオッチドッグタイマーにアクセスする状態を正常とし、一 50

4

定時間内のアクセスがない場合にこれを異常と見なしてウオッチドッグタイマーから異常信号を出力し、これによりデータサンプラー5によるトレースメモリ6への各パスの状態の取り込みを停止させるものである。なお、このウオッチドッグタイマーの機能をデータサンプラー5に持たせるようにしてもよく、一定の時間内毎に中央処理装置1からデータサンプラー5の特定のポートにアクセスする状態を正常動作と見なし、一定時間以上のアクセスがない場合を異常として、これをトリガとしてデータサンプラー5におけるトレースメモリ6への各パスの状態の取り込みを停止するようにする。

【0018】なお、アドレスパス2、制御パス3、データパス4の各状態のサンプルはトレースメモリ6を有効に使うために、1パスサイクルにつき1回サンプルする方法と一定のクロックでサンプルする方法があるが、これは中央処理装置1の動作に先立ってデータサンプラー5において任意に設定可能である。

【0019】なお、トレースメモリ6に記録される各バスの状態はシリアルデータ通信線7を通じてデータ端末装置8上でモニタすることができる。したがって、中央処理装置1の動作に異常を発生した場合、データ端末装置8により異常が発生する時点の前後のアドレスバス2、制御バス3、データバス4の状態をバスサイクル毎または一定のクロック毎の変化としてモニタすることにより異常の解析を行なうことができる。

【0020】なお、中央処理装置1の動作に伴い、アド レスパス2がアドレスレジスタ9に設定されたアドレス になった時はアドレス比較器11でこれを検出してアド レストリガ出力13を出力し、データパス4がデータレ ジスタ10に設定されたデータになった時はデータ比較 器12でこれを検出してデータトリガ出力14を出力す る。したがって、アドレストリガ出力13またはデータ トリガ出力14をロジックステートアナライザに対する トリガ信号として用いることにより、外部に接続したロ ジックステートアナライザにより異常解析をより詳細に 行なう場合に、トリガ条件を得るためにアドレスパス2 やデータバス4にたくさんのプローブを接続する必要が なくなるので、残りのプローブを必要な他のサンプルポ イントに数多く割り当てることができるので、プロープ のつなぎ変えの回数を低減することが可能であり、効率 的な異常解析を実施することができる。

【0021】なお、上記実施例では、データサンプラー5によりアドレスバス2、データバス4の状態をサンプルする構成を例示したが、この発明の実施はこれに限定されるものではなく、入出力用のパラレルポートやシリアルポート、他の信号線群の状態をサンプルするようにしてもよく同様の効果を得ることができるものである。

【0022】また、上記実施例では外部にアドレストリガ出力13やデータトリガ出力14を出力する構成を例示したが、制御パス3の特定の状態をトリガとして出力

5

するように構成しても、またその他の信号の状態の組み 。合わせをトリガとして出力するような構成としてもよ い。

[0023] また、異常検出も中央処理装置1とウオッチドッグタイマーの組み合わせによる検出に限らず、特定の信号線に信号が表われた場合や特定の信号の組み合わせに基づき異常検出を行なうような構成としてもよく、特定の異常状態の検出を行なう場合に効果的である。

[0024]

【発明の効果】以上のように、この発明によれば、装置内部にトレースメモリを備えるデータサンプラーを設け、異常発生時には異常検出時点の前後における装置内部の状態をデータサンプラーに保全することにより、装置の構成を変えることなく異常発生時の装置内部の各部の状態をトレースすることが可能となり、再現性の低い異常の発見と解析も比較的簡単に実施可能となり、また詳細な解析のために外部にロジックステートアナライザを接続した場合もトリガ条件を少ないプローブで得ることができるので、限られたプローブでより数多くの信号 20のトレースを実施することが可能な情報処理装置を得られる効果がある。

【図面の簡単な説明】

【図1】この発明の一実施例に係る情報処理装置のプロ

ック図である。


【図2】従来の情報処理装置の概略構成図である。

6

【符号の説明】

- 1 中央処理装置
- 2 アドレスパス
- 3 制御パス
- 4 データパス
- 5 データサンプラー
- 6 トレースメモリ
- 10 7 シリアルデータ通信線
 - 8 データ端末装置
 - 9 アドレスレジスタ
 - 10 データレジスタ
 - 11 アドレス比較器
 - 12 データ比較器
 - 13 アドレストリガ出力
 - 14 データトリガ出力
 - 21 回路基板
 - 22 エクステンションカード基板
 - 23 情報処理装置本体
 - 24 プロープ
 - 25 ポッド
 - 26 ロジックステートアナライザ
 - 27 プロープケーブル

【図1】



[図2]

従来例

